(19) 日本国特許庁 (JP)

OD 特許出願公開

⑩ 公開特許公報 (A)

昭59-145537

⑤Int. Cl.³H 01 L 21/60 23/48 識別記号

庁内整理番号 6819-5F 6819-5F ③公開 昭和59年(1984)8月21日発明の数 1

審査請求 未請求

(全 3 頁)

69半導体装置

创特

願 昭59—19922

②出 願 昭55(1980)2月15日

(前実用新案出願日援用)

加発 明 者 吉田育生

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

@発 明 者 向喜一郎

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 70発 明 者 平野幹夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 村松信一

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 髙橋明夫 外1名 最終頁に続く

卯 柳 霄

発明の名称 半 導 体 装 置 特許額求の範囲

1. 半導体基板上に、外部接続用にの端子電極上の所定の位限にコンタクト用開孔部を有する絶縁被膜が設けられ、前記開孔を経て前記外部接続用の端子電極に接続し且つ該絶縁膜上に延在する任意パターンの金属配線が形成され、少なくとも1個の該金属配線上の任意の位置に2個以上の半田突起電極を有する半導体装置。

2. 前記半導体基板は少なくとも1個の回路系子を有し、且つ前記任意パターンの金属配線は該回路素子領域上の前記絶縁護上に延在することを特徴とする特許請求の範囲第1項記載の半導体装置。

発明の詳細な説明

本発明は、半導体装置に関し、詳しくは半導体 業子表面に形成した絶縁被膜の所定の領域にコン タクト窓を開孔した半導体基板上に形成した配線 および半田突起電優を有する半導体装置に関する ものである。一般に半導体素子の電極に半田の突起を形成し、素子を直接配線基板に接着させる方法(CCB法)がある。従来この構造は、素子の外部接続用の婦子電極上側に半田突起電極(半旧パンプ)が1個設けられている。しかしこの構造では、以下に述べる項由により高信頼性の半導体装置を得ることは極めて困難である。すなく、田の経費田パンプへの針圧により半日パンプへの針圧により半日パンプへの針圧により半日の接続取れたり位置ズレを起こし、配線基板というでない。また、この構造では素子の放然が充分でない。

そこで本発明は上述した欠点を補い、高價新度 の半導体装置を提供するものである。

一実施例を説明する。

所望の半導体飛子が形成されたSi 基板] 上には、素子を覆う酸化シリコン (Si Oz) 等の絶縁 段 2 および外部接続用の端子電極 4 が形成され、その後外部接続用電極 4 上ならびに絶縁 膜 2 上にコンタクト用 間孔部を有するプラズマシリコンナ

イトライド等からなる絶縁被膜5を形成し、さら に丁i四6、Cu層7、Cェ暦8等からなる絶縁 被膜 5 を形成し、さらに Ti 型 6 , Co 型 7 , Cr 暦 8 等からなる多層導電膜を蒸着等周知の方法で 所定の膜厚に被着する (第1図(a))。 その後上 配半導体基板面上にポリイミド樹脂膜、ポリイミ ド・イソインドロキナソリンジオン樹脂膜あるい はプラズマCVDにより被着したシリコンナイト ライド等の絶縁膜 9 を形成し、通常のホトレジス ト処理およびエッチングにより該絶縁膜9の所定 のパターンニングを行なう。次に再度ホトレジス ト処理を行ない半田パンプ形成位置」」、12の みを開孔したホトレジスト膜10を形成し、酸ホ トレジスト聴10をマスクとしてCェ層8を選択 エッチする (第1図(b))。 このとき半田パンプ 形成位置は、第1図には11,12部分の2個で ある場合を示したが、本発明における半田バンプ は、同一Cu配線上の任意の位置に所定の間隔を おいて少なくとも 2 個以上設けられる。また絶縁 膜9は後述するようにCr配線8のエッチングマ

スク、Cr配線の保護膜、半田の濡れ防止としても用いられるものである。次にNil3、Snl4、pb 15をメッキ法によってそれぞれ所定に被着し電極を形成する(第1回(c))。 その後ホトレジスト膜10を除去し、次いで該絶縁膜9をホトレジスト膜10を除去し、次いで該絶縁膜9をホトレジスト膜10を除去し、次いで該絶縁膜9をホトレジスト間10を除去し、次いで該絶線膜9をホトレジスト間10を除去し、次いで該絶線膜9をホトレジスト間10を除去し、次いで設絶線膜9をホトレジスト間10の照にエッチングし、配線パターンを形成する(第1回(d))。 最後に約350℃、10分の熱処理によって半田の突起電極16、17を形成する(第1回(e))。 このときに前記絶縁膜9は半田16、17がCu7表に濡れることを防止することとなる。

本発明によれば、半導体基板表面に絶縁腹を介して、外部接続用端子電極から2個以上で所定の数の半田突起電極が形成可能となる。これにより同一の外部接続用電優から複数個の半田突起電優を得ることができる。また本橋造によれば半導体基板と配線基板との接着強度が増すと共に、素子の放熱効果が良くなり、高信頼度の半導体装置を

得ることができる。

次に第2回により本発明の他の実施例を説明する。

本発明によれば、半導体茘板の能動業子領域上 に絶縁膜を介して、外部接続用端子電極から 2 個 以上で所定の数の半田突起電極が形成可能となる。これにより、IC, LSI等のチップ而積を増大させることなく同一の外部接続用電極から複数網の半田突起電極を得ることができる。また本発明によれば半導体基板と配線基板との接着強度が増すと共に、案子の放然効果が良くなり、高信額度の半導体装置を得ることができる。

図而の簡単な説明

第1図(a)~(e)は本発明の一実施例における 半導体装置の製造工程を示す工程図。 第2図は (a)~(e)は本発明の他の実施例を示す工程である。


1 ··· S i 基板 · 1 a ··· 能 勘 素子 · 2 ··· 絶 縁 膜 · 3 ··· 内部配線 · 4 ··· 外部接続用電優 · 5 ··· 絶縁 破 膜 · 6 ··· T i 層 · 7 ··· C υ 層 · 8 ··· C r 層 · 9 ··· 絶縁 膜 · 1 0 ··· ホトレジスト膜 · 11, 12 ··· 半田 バンプ形成位 匠 · 13 ··· N i · 14 ··· S n · 15 ··· P b · 16, 17 ··· 半田 突起 電 便 ·

代理人 弁理士 髙 橋 明









第1頁の続き

⑩発 明 者 大路譲

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑩発 明 者 髙橋繁

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

0分発 明 者 平岩篤

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内 CLIPPEDIMAGE= JP359145537A

PAT-NO: JP359145537A

DOCUMENT-IDENTIFIER: JP 59145537 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 21, 1984

INVENTOR-INFORMATION:

NAME

YOSHIDA, IKUO MUKAI, KIICHIRO

HIRANO, MIKIO

MURAMATSU, SHINICHI

OJI, YUZURU

TAKAHASHI, SHIGERU

HIRAIWA, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY N/A

APPL-NO: JP59019922

APPL-DATE: February 8, 1984

INT-CL (IPC): H01L021/60; H01L023/48

ABSTRACT:

PURPOSE: To increase the reliability of the titled semiconductor device by a

method wherein the prescribed number of solder bump electrodes, which is more

than two, are formed from the terminal electrode for external connection on the

active element region of a semiconductor substrate through the intermediary of

an insulating film, thereby enabling to increase the adhesive strength between

the semiconductor substrate and a wiring substrate and to improve the heat

radiating efficiency of an element.

CONSTITUTION: An insulating film 5 consisting of plasma silicon nitride and the

like, having a contact aperture part on an electrode for external connection

and an insulating film 2, is formed and after a multilayer conductive film

consisting of a Ti layer 6, a Cu layer 7, a Cr layer 8 and the

10/13/2001, EAST Version: 1.02.0008

like has been

coated thereon, an insulating film 9 such as silicon nitride and the like is

formed, and a specific patterning is performed. At least two or more of solder

bumps are provided at the arbitrary position on the same Cu wiring leaving the

prescribed intervals. Then, Ni 13, Sn 14 and Pb 15 are coated on the

prescribed position by performing a plating method, and after an electrode has

been formed, a photoresist film 10 is removed, an etching is performed on the

wiring conductor consisting of a triple film in the order of Cr 8, Cu 7 and Ti

6 using the insulating film 9 as a mask, and a wiring pattern is formed.

Lastly, solder bump electrodes 16 and 17 are formed by performing a heat treatment.

COPYRIGHT: (C) 1984, JPO&Japio

10/13/2001, EAST Version: 1.02.0008